7月10日，科技媒体Tom'sHardware报道，SK海力士与TetraMem、南加州大学合作，共同开发了一款基于忆阻器的存内计算SoC，旨在提升边缘AI设备的神经网络推理能效。忆阻器是一种非易失性器件，能够根据历史电流或电压变化调整电阻状态，并保留这些变化，使其在AI芯片中可用于存储和计算功能，特别是在低功耗推理、边缘计算和新型存算一体架构研究中。 这款SoC专为轻量模型设计，采用嵌入式RISC-V处理器来调度任务，并集成了10个神经处理单元（NPU），在理论最佳情况下总算力约为2.54TOPS。其中，1个NPU专门用于深度卷积，其余9个执行逐点卷积与稠密运算。专用深度卷积NPU采用了8个252×28锯齿形交叉阵列模块，并保留了DAC与ADC设计。而9个标准NPU各配备了1组256×256忆阻器交叉阵列、256个8位DAC、256个8位ADC及配套控制电路。为了提升权重精度，设计采用了双子阵列补偿技术，将单个忆阻器器件的有效编程精度从略高于2位提升至约4位。在性能方面，单个NPU的峰值吞吐为0.254TOPS，100MHz下的能效为21.3TOPS/W，400MHz下为11.9TOPS/W。 。 文中图片源自互联网或AI创作，如有侵权请联系邮件删除。
7月10日，科技媒体Tom'sHardware报道，SK海力士与TetraMem、南加州大学合作，共同开发了一款基于忆阻器的存内计算SoC，旨在提升边缘AI设备的神经网络推理能效。忆阻器是一种非易失性器件，能够根据历史电流或电压变化调整电阻状态，并保留这些变化，使其在AI芯片中可用于存储和计算功能，特别是在低功耗推理、边缘计算和新型存算一体架构研究中。 这款SoC专为轻量模型设计，采用嵌入式RISC-V处理器来调度任务，并集成了10个神经处理单元（NPU），在理论最佳情况下总算力约为2.54TOPS。其中，1个NPU专门用于深度卷积，其余9个执行逐点卷积与稠密运算。专用深度卷积NPU采用了8个252×28锯齿形交叉阵列模块，并保留了DAC与ADC设计。而9个标准NPU各配备了1组256×256忆阻器交叉阵列、256个8位DAC、256个8位ADC及配套控制电路。为了提升权重精度，设计采用了双子阵列补偿技术，将单个忆阻器器件的有效编程精度从略高于2位提升至约4位。在性能方面，单个NPU的峰值吞吐为0.254TOPS，100MHz下的能效为21.3TOPS/W，400MHz下为11.9TOPS/W。 。 文中图片源自互联网或AI创作，如有侵权请联系邮件删除。
